۱۴

(54) FIELD EFFECT TRANSISTOR

(11) 1-128473 (A) (43) 22.5.1989 (19) JP


(21) Appl. No. 62-286056 (22) 12.11.1987

(71) MATSUSHITA ELECTRIC IND CO LTD (72) KAORU INOUE

(51) Int. Cl<sup>4</sup>. H01L29/80,H01L21/20,H01L29/205

PURPOSE: To assure a large current driving capacity by forming a barrier layer constructing a quantum well as an A/GaAs layer where the composition of A/As on the surface side is less than that on the side of a substrate beyond a specific value.

CONSTITUTION: A double-hetero structure composed of layers  $4 \sim 8$  is formed after forming on a semi-insulating GaAs substrate 1 a non-doped  $Al_{0.3}Ga_{0.7}As$  layer 3 as a buffer layer. The layer 4 is an N type  $Al_{0.3}Ga_{0.7}As$  of a thickness of  $50 \sim 150 \, \text{Å}$ , the layer 5 is a non-doped  $Al_{0.3}Ga_{0.7}As$  spacer layer of a thickness of about  $20 \, \text{Å}$ , and the layer 6 is a  $In_xGa_{1-x}As$  quantum well layer (x is less than 0.25) of a thickness of  $100 \sim 200 \, \text{Å}$ . And, the layer 7 is a non-doped  $Al_{0.15}$   $Ga_{0.35}As$  spacer layer of a thickness of about  $20 \, \text{Å}$ , and the layer 8 is an N type  $Al_{0.15}Ga_{0.85}As$  layer. An N type GaAs layer 9 is formed on the double hetero junction structure composed of the layers  $4 \sim 8$ . The structure provides a higher two-dimentional electron gas concentration in the  $In_xGa_{1-x}As$  quantum well layer 6. Thus maximum drive current is assured in a FET of a gate length of  $1 \sim 0.5 \mu m$ .



## 19日本国特許庁(JP)

① 特許出願公開

#### 平1-128473 ⑫ 公 開 特 許 公 報 (A)

@Int\_Cl\_4

識別記号

庁内整理番号

個公開 平成1年(1989)5月22日

H 01 L 29/80

21/20 29/205 H-8122-5F 7739-5F

審査請求 未請求 発明の数 1 (全4頁) 8526-5F

公発明の名称

電界効果型トランジスタ

願 昭62-286056 20特

願 昭62(1987)11月12日 23出

79発 明 者

童

大阪府門真市大字門真1006番地 松下電器産業株式会社内

の出 願

松下電器産業株式会社

大阪府門真市大字門真1006番地

砂代 理

敏男 弁理士 中尾

外1名

1、発明の名称

**電界効果型トランジスタ** 

2、特許請求の範囲

半絶緑性化合物半導体基板上に形成された Al<sub>x</sub>Ga<sub>1-x</sub>Asパッファー暦上に膜厚が50hから 150AのN形 AlxGa1-xAs層, AlxGa1-xAs ス ペーサ層 , InAs 組成比 y が O.25 以下の膜厚が 100Aから200Aの IngGa<sub>1-y</sub>As層、膜厚が 20 A 程度の ALzGa<sub>1-z</sub>As スペーサ層 および N 形 Al<sub>z</sub>Ga<sub>1-z</sub>As層が順次単結晶成長されたダブルへ テロ接合構造において、前記 In<sub>v</sub>Ga<sub>1-v</sub>As層より 表面側にあるAL<sub>z</sub>Ga<sub>1-z</sub>As層のALAs組成比zを O.2以下とし、かつ前記 AL<sub>x</sub>Ga<sub>1-x</sub>As層のALAs 組成比率をこよりも大ならしめたヘテロ接合構造を 有する電界効果型トランジスタ。

3、発明の詳細な説明

産業上の利用分野

本発明はヘテロ接合構造を用いた電界効果型ト ランジスタ(ヘテロ接合FET)に関するもので

Later Designation

あり、広い範囲のゲート電圧に対して高い相互コ ンダクタンスを有する、高電流駆動能力に優れた ヘテロ接合FETを提供するものである。

従来の技術

ヘテロ接合FETは高周波特性に優れ、低雑音 のマイクロ波用トランジスタや、高速スイッチン グ素子として注目されている。最も一般的に用い られているヘテロ接合FETは、ガリウム砒素 (GaAs) 層上にN型のアルミニウム・ガリウム 砒素(ALGaAs)層を形成したヘテロ構造を有し ALGaAsとGaAsの界面にたまる髙易動度の2 次元電子ガスを利用するものである。 2 次元電子 ガスの電子濃度は、通常、約1 × 10 <sup>12</sup> / cal 程度 と低く、ヘテロ接合FETの電流駆動能力を向上 させるために、2次元電子ガスの渡度を高めるこ とが望まれていた。

2次元電子ガスの電子濃度を高めるヘテロ接合 構造として、第3図に示すダブルヘテロ接合構造 が知られている (Japanese Journal of Applied

Physics), Vol 23 pp.L61 (1984))。 この構

造は、GaAs 量子井戸 6'を2つのN形 ALO.3GaO.7As 眉 4ではさんだものであり、GaAs 量子井戸 6'には両側のN形 ALO.3GaO.7As 眉 4より電子が供給されるため、2次元電子ガス 震度をシングルヘテロ接合構造に比べ2倍に高めることが可能となる。実際に、ダブルヘテロ接合構造にたまる電子濃度を測定した場合、2×10<sup>12</sup> は以上のシート電子濃度が得られることが確められ、この構造をヘテロ接合FETに用いた場合、最大ドレイン電流は、シングルヘテロ構造の場合に比べ約2倍となることが知られている。

# 発明が解決しようとする問題点

しかしながら、相互コンダクタンス(gm)とゲート電圧(Vgs)の関係を見ると第2図の曲線 II に示すように、あるゲート電圧において最大の gm 値を得た後に Vgs の増加と共に gm の値が著しく低下することがわかる。このような特性は、ダブルヘテロ接合の場合ばかりでなく、シングルヘテロ接合構造の場合でも見られる。 Vgsに対する gm の変化の曲線において、最大 gm 値の光以上

度が変化しなくなる領域では相互コンダクタンスはつとなる。実際、第2図の曲線『に示したよりに、ゲート電圧の高い領域では、gm が殆んどのに近くなる様子がりかがえる。従って、FETのドレイン電流が大部分、2次元電子の伝導による場合は、gm が高いゲート電圧の領域で著しく低下することは避けがたいと考えられる。

一般に、ヘテロ接合FETのドレイン電流は2 次元電子ガスによるものと、電子供給層であるの 形ALGaAs 層中を流れる並列伝導によるものの 2 成分からなる。第4図aはシングルヘテロ接合FETにおいてALGaAs 層の 並列伝導を無視した場合のゲート電圧とドレン 電流および相互コンダクタンスの関係を簡単4 で デルで計算した結果を示している。また第44回の デルで計算した結果を示している。また第4回の はALGaAs 層の並列伝導が極端に大きい場合の 計算である。ALGaAs 層の並列伝導成分がして は場合(第4回と)、高いゲート電圧に対して、 広いゲート電圧の範囲で、高いgm 値を得ようと

The same of the sa

のgm が得られるVgs の範囲 dV をできるだけ 大きくすることは、ヘテロ接合FETによるマイ クロ波集積回路(MIC)を作製する上で重要えるで、 クロ波集積回路(MIC)を作製する上で重要えるで、 なる。なぜならば、ゲートパイアス電圧を与えるに 電源はつであるので、 dV が小合FETを場所 の高いしてきまれるすべてのへかが困難となるというは強で動作させるととが困難となるがが解れていた。本発明は従来のようにはでいた。本発明は従来のよるととは強力を開始していた。本発明はではながない。 で、 gm の高い Vgs の範囲 (dV)を広せるとというに、FETの性能ののではなるというといっていた。 できる新しい構造のへテロ接合FETを提供するものである。

ゲート電圧が高い領域において相互コンダクタンスが減少する原因として考えられるのは、2次元電子ガス濃度に上限が存在し、ある電圧以上のゲート電圧を加えても電子の数が増加しないということである。ゲート電圧の変化に対し、電子濃

する場合には、ALGaA曜の並列伝導によるドレイン電流成分を増加させる事が重要となる。しかしながら、通常ALGaAs/GaAsへテロ接合FETで用いられているALGaAs 層のALAs 組成比は、およそO.25~O.3 と大きく、ALGaAs 層の出まる。ALGaAs 層に並列伝導を生じさせるためには、ALGaAs 層に並列伝導を生じさせるためには、通常、ALAs組成比をO.2以下とする必要があるが、この場合、GaAsとALGaAsのヘテロ界面で生じる伝導帯の不連続値 AEc が小さいためで生じる伝導帯の不連続値 AEc が小さいためでよりが低下するという問題があった。

### 問題点を解決するための手段

本発明のヘテロ接合FETでは、ヘテロ接合構造として、ダブルヘテロ接合構造を用いる。このダブルヘテロ接合構造において、最子井戸は、GaAsもしくはInxGa1-xAs層を用い、量子井戸を構成するバリア層は、装面側でのALAs組成が基板側のALAs組成よりも低くかつ、O.2以下であるALGaAs 層よりなることを特徴とする。

作 用

表面側のパリア層のALA®組成をO・2以下とすることにより、ゲート電圧を正の方向に印加した場合、袋面側のALG。A® 層での並列伝導が大きくなり、相互コンダクタンスが広いゲート電圧板ので大きい下ETを作製できる。また、基色ののパリア層のALA®組成が表面側よりも大井戸をでは、サードをできる。なり、サードをできる。また、大井戸をでは、サードをできる。また、大井戸をでは、大井戸をでは、大井戸をでは、大井戸をでは、大井戸をでは、大井戸をできる。またできると同時に、基板側のパリア層から供給される電子濃度を大きい電流駆動能力を有することになる。実施例

第 1 図は本発明の第 1 の実施例を示すへテロ接合構造断面図である。半絶緑性 Ga A s 基板 1 に O.1 μm の厚さのノンドーブ Ga A s 層 2 , O.2 μm の厚さのノンドーブ A LO.3 Ga O.7 A s 層 3 をパッファー層として形成した後、層 4 , 5 , 6 , 7 , 8 でなるダブルヘテロ構造を形成した。 層 4 は、

動能力を有するFET作製に適していることが確 認された。

第1図のヘテロ接合構造において特像となる点は、既に説明したように、In<sub>x</sub>Ga<sub>1-x</sub>As 量子井戸暦 6 をはさむ2つの ALGaAs パリア暦の ALAs 組成が基板側すなわち暦 4 と 5 で O・3 と高く、表面側すなわち暦 7 と 8 で O・1 5 と低くなるように構成されていることである。この様な構造のヘテロ 大電圧の関係は第2図 I で示される曲線で表わられる。一方、In<sub>x</sub>Ga<sub>1-x</sub>As 量子井戸暦 6 をは表わられる。一方、In<sub>x</sub>Ga<sub>1-x</sub>As 量子井戸暦 6 をはまむ 2 つの ALGaAs パリア暦の ALAs 組成を表わら ひ 基板側で同一の O・3 とした場合には、第 第 ロ ロ サッチクタンスがゲート電圧の高い側で低下することが見てとれる。

本発明のヘテロ接合FETでは In<sub>x</sub>Ga<sub>1-x</sub>As A 子井戸層 6 の基板側のバリア層の A L As 組成が O.3 と高く、とのため、電子が量子井戸層内ある いはそれより表面側に閉じ込められるので、FET

5 〇人から1 5 〇人の厚さのN形 ALO.3GaO.7As 層, 層 6 は 2 〇 A 程度の膜厚のノンドープ ALO.3GaO.7Asスペーサ層, 層 6 は、厚さが1 0 〇人から2 〇〇人の InxGa1-xAs 肚子井戸層であり、x は O.25 以下としている。層では厚さが2 〇人程度のノンドープのALO.16GaO.85Asスペーサ層, 層 8 は 3 〇〇人の厚さのN形 ALO.15GaO.85As 層のである。この層 4 , 5 , 6 , 7 , 8 よりなるダブルヘテロ接合構造の上にN形 GaAs 層 9 を 5 O 〇人から1 5 〇〇人形成し、ゲート電極形成部のみこのN形 GaAs 層 9 を 1 0 , ドレイン電極1 1 , ゲート電極 1 2 を形成し下 E T を作製した。

のドレインコンダクタンスは低くおさえられ、またショートチャンネル効果によるゲート長短縮化に伴うしきい値電圧の変動は小さく抑えられるなどの長所がある。また、表面側のパリア層のALAS 組成が小さいため、ソース・ドレイン電極のオーミック接触抵抗も小さくなる。

次に第2の実施例について説明する。先の実施例1では、最子井戸を構成する材料として InxGa1-xAs層を用いたが、これを100~200Å 厚さのGaAsとして他の構成は第1図と同じものとしたへテロ接合FETを作製した。最子井戸居をGaAs層としたため、最子井戸にたまる2次元電子ガス濃度は、2.5×10<sup>12</sup>/cdl程度と、いくぶん小さくなったが、第2図の曲線 Iと類似したゲート電圧と相互コンダクタンスの関係が得られ、広いゲート電圧の範囲において、高い相互コンダクタンスを示すヘテロ接合FETが得られた。

発明の効果

本発明のダブルヘテロ接合構造を有するヘテロ 接合FETでは、GaAsまたはまがO.25以下の

ÎngGaiga A®層よりなる量子井戸層をはさんで、 ALAs組成がO.2以下のALGaAs パリア暦を表 面側に、ALAの組成が表面側パリア層の値よりも 高いALGaAs パリア層を基板側に設けているの で、ゲート電圧を順方向に加えた時に表面側のN 形 A L G a A s 層の並列伝導により相互コンダクタ ンスの低下が抑圧され、広いゲート電圧の範囲に おいて高い相互コンダクタンスを有するようにな ること、表面側のALGaAs 層のALAs組成が低 いためオーミック接触抵抗が低下すること、また、 基板側のALGaAs パリア層のALAs組成が表面 側よりも高いことから、ドレインコンダクタンス を低くできることとショートチャンネル効果が抑 制されることなど、ヘテロ接合 FETの特性が大 きく改善される効果を有する。なお IngGa1-gAs のェの値を0.25以下としたのは、100~200 Aの量子井戸暦の厚さに対して良好な電気的特性 を得るためである。

### 4、図面の簡単な説明


第1図は本発明の第1の実施例を説明するため

のヘテロ接合『ETの断面図、第2図は本発明のヘテロ接合『ETと従来のヘテロ接合『ETとで来のヘテロ接合『ETのがート電圧と相互コンダクタンスの関係を説明するための特性図、第3図は従来のヘテロ接合に用いられたダブルヘテロ接合構造の断面図、第4図は 計算で求めたヘテロ接合『ETの特性図である。


1 ……半絶緑性 Ga A s 基板、 2 …… ノンドープ Ga A s 層、 3 ……ノンドープ ALO.3 GaO.7 A s 層、 4 …… N 形 ALO.3 GaO.7 A s 層、 5 …… ノンドープ ALO.3 GaO.7 A s スペーサ層、 6 …… InxGa1-x A s 位子井戸層、 7 ……ノンドープ ALO.16 GaO.86 A s スペーサ層、 8 …… N 形 ALO.16 GaO.86 A s 層、 9 …… N 形 Ga A s 層、 1 0 ……ソース 電極、 1 1 … …ドレイン 電極、 1 2 ……ゲート 電極。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


#### 第 1 図



第 2 図



第 3 図



第 4 図

